嘉立创 EDA 工程创建
嘉立创 EDA（EasyEDA）是免费的在线 PCB 设计工具，支持原理图绘制、PCB 布局、3D 预览和 Gerber 导出。
创建新工程
- 登录嘉立创 EDA 网站点击"新建工程"
- 选择"空白工程"，输入工程名称"STM32F103C8T6_Minimum_System"
- 选择单位为"mil"（mil 与 inch 换算：1000mil = 1inch = 25.4mm）
元件库使用
嘉立创 EDA 提供官方元件库和用户共享元件库。搜索元件时优先选择官方库，确保封装准确。
常用元件搜索关键词：
- STM32F103C8T6：LQFP48 封装
- AMS1117-3.3：SOT-223 封装
- 0805 电阻电容：0805 封装
- USB Micro：USB Micro-B 封装
STM32F103C8T6 最小系统原理图
最小系统包含电源、复位、晶振、SWD 调试、LED 指示、去耦电容。
电源电路
STM32F103C8T6 工作电压 2.0-3.6V，典型 3.3V。使用 AMS1117-3.3 LDO 将 5V 降压至 3.3V。
USB 5V --- AMS1117-3.3 --- 3.3V --- STM32 VDD
|
10μF
|
GND
AMS1117-3.3 引脚定义：
- Pin 1：GND
- Pin 2：VOUT（3.3V）
- Pin 3：VIN（5V）
输入输出电容选择：
- 输入电容：10μF 钽电容或 22μF 电解电容
- 输出电容：10μF 钽电容或 22μF 电解电容
- 旁路电容：0.1μF 陶瓷电容（靠近芯片引脚）
复位电路
STM32 复位引脚（NRST）低电平有效，需外部上拉和按键。
3.3V --- 10kΩ --- NRST --- 0.1μF --- GND
|
复位按键
|
GND
复位按键选择：6×6mm 贴片按键或 6×6mm 直插按键。
晶振电路
STM32F103C8T6 内部 RC 振荡器精度约 1%，对外部时钟要求高的应用需外部晶振。使用 8MHz 晶振 + 两个 22pF 电容。
PH0 --- 22pF --- 8MHz --- 22pF --- PH1
|
GND
晶振选型：
- 频率：8MHz（主频 72MHz 需 9 倍频）
- 封装：3225（3.2×2.5mm）或 5032（5.0×3.2mm）
- 负载电容：根据晶振规格选择，通常 12pF-22pF
SWD 调试接口
SWD（Serial Wire Debug）仅需两根数据线（SWDIO、SWCLK），占用 IO 少。
SWDIO --- PA13
SWCLK --- PA14
GND --- GND
3.3V --- 3.3V（可选）
连接器选择：2.54mm 间距 4pin 排针或 SWD 专用接口。
LED 指示电路
LED 指示电源状态和运行状态。
3.3V --- 1kΩ --- LED --- GND （电源指示）
PC13 --- 1kΩ --- LED --- GND （运行指示，可编程）
LED 限流电阻计算：
R = (VCC - VLED) / ILED
R = (3.3V - 2.0V) / 10mA = 130Ω
选用 220Ω-1kΩ
去耦电容
每个 VDD 引脚旁放置 0.1μF 陶瓷电容，靠近引脚。
STM32F103C8T6 VDD 引脚：VDD_1、VDD_2、VDD_3、VDDA。
电容布局：
- 每个 VDD 引脚旁放置 0.1μF 电容
- VDDA 旁放置 1μF + 0.1μF 电容
- 电容接地路径尽可能短
PCB 布局原则
电源路径
电源从 USB 接口进入，经 LDO 降压后分配到各模块。电源线走线粗，避免电压降。
电源线宽设计：
- 5V 电源线：20-30mil
- 3.3V 电源线：15-20mil
- GND：尽可能宽，使用铺铜
去耦电容布局
去耦电容必须靠近芯片引脚，接地路径短。
布局规则：
- 电容与引脚距离 < 5mm
- 电容接地直接连接到 GND 平面
- 避免过孔连接电容接地
晶振下方禁止走线
晶振下方禁止走信号线，避免干扰。
晶振布局：
- 晶振靠近 OSC_IN/OSC_OUT 引脚
- 两个电容接地对称
- 晶振下方挖空或禁止布线
元件排列顺序
按信号流向排列元件，减少交叉。
推荐顺序：
- 连接器（USB、SWD）→ 电源 → 晶振 → 复位 → STM32 → 外围接口
布线规则
电源线宽
嘉立创 EDA 默认线宽 10mil，需根据电流调整。
线宽与电流关系（1oz 铜厚）：
- 10mil：约 0.5A
- 20mil：约 1A
- 30mil：约 1.5A
设置方法：设计规则 → 线宽规则 → 添加电源网络规则。
信号线宽
普通信号线使用 10-15mil，高速信号（如 USB）使用 20-30mil。
过孔大小
过孔孔径 0.3mm，焊盘直径 0.6mm。
嘉立创 EDA 默认过孔：0.6mm/0.3mm（焊盘/孔径）。
差分线
USB 差分线（D+、D-）需等长等距，阻抗 90Ω。
差分线布线：
- D+、D- 平行布线
- 线距 10mil
- 线长差 < 5mil
- 避免过孔
铺铜与接地处理
铺铜设置
铺铜（Copper Pour）用于增强接地和散热。
设置步骤：
- 点击"铺铜"工具
- 选择网络 GND
- 设置铺铜间距 10mil
- 选择"热焊盘"和"十字连接"
接地处理
单层板接地：
- 电源 GND 使用粗线
- 信号 GND 尽可能短
- 关键接地直接连接
双层板接地：
- 顶层走信号，底层铺 GND
- 通过过孔连接顶层 GND 到底层
- 避免 GND 分割
DRC 检查
DRC（Design Rule Check，设计规则检查）用于检测布线错误。
常见 DRC 错误
| 错误类型 | 含义 | 解决方法 |
|---|---|---|
| Clearance | 间距不足 | 增加线距或调整元件位置 |
| Width | 线宽不足 | 增加线宽 |
| Unconnected Net | 未连接网络 | 检查网络连接 |
| Short Circuit | 短路 | 检查布线重叠 |
DRC 设置
嘉立创 EDA 默认 DRC 规则：
- 最小线宽：6mil
- 最小间距：6mil
- 最小过孔：0.3mm
根据厂家能力调整，嘉立创标准工艺支持 6mil/6mil/0.3mm。
Gerber 导出与下单
Gerber 文件
Gerber 是 PCB 制造标准文件格式，包含各层信息。
导出步骤：
- 文件 → 导出 Gerber
- 选择导出层（顶层、底层、丝印、阻焊、钻孔）
- 设置单位为 mil
- 生成文件
BOM 文件
BOM（Bill of Materials，物料清单）包含元件信息。
导出步骤：
- 文件 → 导出 BOM
- 选择格式（CSV 或 Excel）
- 包含元件位号、封装、数量
坐标文件
坐标文件用于 SMT 贴片。
导出步骤：
- 文件 → 导出坐标文件
- 选择单位为 mm
- 设置原点位置
下单流程
- 上传 Gerber 文件到嘉立创下单系统
- 系统自动解析并显示预览
- 选择工艺参数（板厚、铜厚、阻焊颜色）
- 确认数量和价格
- 提交订单
完整设计流程
原理图绘制
- 创建新工程
- 搜索并放置元件
- 连接导线
- 添加网络标号
- ERC 检查
PCB 布局
- 原理图转 PCB
- 摆放元件
- 设置板框
- 铺铜设置
PCB 布线
- 手动布线关键信号（电源、晶振）
- 自动布线普通信号
- 手动调整优化
- 添加测试点
检查与导出
- DRC 检查
- 3D 预览
- 导出 Gerber
- 导出 BOM 和坐标
常见问题
原理图转 PCB 失败
原因：元件未分配封装或网络未连接。
解决：检查元件封装属性，确保所有网络已连接。
DRC 报错过多
原因：设计规则设置过严或布线不当。
解决：放宽设计规则或调整布线。
铺铜未连接
原因：铺铜网络设置错误或间距过大。
解决：检查铺铜网络设置，减小间距。
Gerber 导出错误
原因：层选择错误或单位设置错误。
解决：确认导出层完整，单位为 mil。
优化技巧
元件封装选择
优先选择标准封装，便于采购和焊接。
推荐封装：
- 电阻电容：0805（平衡尺寸和焊接难度）
- IC：LQFP（便于手工焊接）
- 连接器：2.54mm 间距（标准）
布局优化
- 相同功能元件集中放置
- 高速元件远离干扰源
- 预留调试测试点
布线优化
- 避免 90 度走线，使用 45 度或圆弧
- 差分线等长等距
- 电源线优先布线
成本优化
- 减少板层数（优先双层）
- 减小板尺寸
- 使用标准工艺（6mil/6mil/0.3mm）
总结
嘉立创 EDA 设计 STM32 最小系统板关键点：
- 原理图确保电源、复位、晶振、SWD 完整
- 布局遵循电源路径、去耦电容就近、晶振下方禁走线
- 布线注意线宽、间距、过孔尺寸
- 铺铜增强接地和散热
- DRC 检查确保设计正确
- 导出 Gerber、BOM、坐标文件用于生产
按此流程可快速完成从原理图到 PCB 的完整设计。